패키징이 웨이퍼보다 먼저 찬다: 파운드리 2.0의 용량 구조

3분 요약

분석 질문

선단 공정 확대가 왜 웨이퍼보다 패키징 용량을 먼저 제약하는가?

핵심 관찰 3개

1. 전공정 생산 능력이 후공정 생산 능력보다 크고, 더 빨리 늘고 있다. TSMC의 3nm 월 생산 능력은 2025년 4분기에 15만 장에서 18만 장으로 올라갔고,¹ 2nm은 2026년 월 10만 장 규모로 확장할 계획이다.² 2028년이면 두 노드 합산 월 40만 장을 넘어선다.¹ 같은 시점 CoWoS 생산 능력은 2026년 말 월 10만 장을 넘어설 전망이다.³ 선단 노드 두 개만 합쳐도 첨단 패키징 전체의 서너 배다.
2. 증설을 해도 부족분이 줄지 않는다. 엔비디아 한 곳이 TSMC의 2026년 CoWoS 연간 물량 약 80만~85만 장 가운데 절반 이상을 이미 예약했고, 생산 능력이 계속 늘어나도 수급 격차는 약 20% 수준으로 남을 것으로 추정된다.¹ 고객 대기 시간은 최장 1년에 이른다.¹
3. 패키징 용량은 옮긴다고 늘지 않는다. TSMC의 CoWoS 종합 수율은 96%를 넘는 반면,¹ 인텔은 조립 단계 수율을 90% 이상으로 밝혔어도 종합 기판 수율이 약 50%에 머물러 패키징 비용이 약 네 배 높다.¹ ASE 같은 OSAT이 넘치는 물량을 일부 흡수하고 있으나 수율과 규모 확대라는 과제가 그대로 남아 있다.³

아직 확인되지 않은 내용

• CoWoS 생산 능력의 2025년 값(월 약 67,500장)과 2027년 값(연간 환산 231만 장)은 한 출처([^93])에만 걸려 있는데, 검토 시점에 그 출처가 접근 차단(HTTP 403) 상태였다. 값은 원문대로 유지했으나 재확인하지 못했다.
• BE Semiconductor의 하이브리드 본딩 장비 점유율(80% 이상)은 이 리포트가 처음부터 출처를 달지 않은 값이다. 대조할 근거 자체가 없다.
• Amkor의 실적·투자 수치는 회사 IR 자료가 근거인데 네 건 모두 접근이 차단됐다.
• 인텔의 18A 월 3만 장 생산과 14A 일정은 출처 페이지가 봇 차단으로 열리지 않아 본문을 확인하지 못했다.

기술·산업 구조

파운드리 산업은 웨이퍼 가공만 떼어 보던 틀에서 벗어나, 순수 파운드리와 비메모리 IDM, OSAT, 첨단 패키징이 하나의 시장으로 묶이는 파운드리 2.0 국면에 들어섰다.⁴ 이 구분이 중요한 이유는 AI 가속기 한 개가 두 종류의 생산 능력을 동시에 쓰기 때문이다.

로직 다이는 선단 노드 웨이퍼에서 나온다. 그런데 GB200·GB300 같은 플랫폼과 구글 TPU, AWS 트레이니움, 메타 MTIA 같은 ASIC은 그 다이를 HBM 스택과 함께 인터포저 위에 얹어야 완성된다.³ 이 조립 공정이 CoWoS이고, 여기에는 웨이퍼 생산 능력과 별개로 잡히는 자체 생산 능력이 있다.

두 생산 능력이 같은 속도로 늘지 않는 이유는 면적에 있다. 최신 AI 가속기는 기존 모바일 프로세서보다 칩 하나당 훨씬 넓은 웨이퍼 면적을 쓰고, 이 점이 생산 능력 제약을 키운다.⁵ 다이가 커지면 웨이퍼 한 장에서 나오는 칩 수가 줄어드는 동시에, 그 큰 다이를 여러 개의 HBM과 함께 담을 인터포저 면적은 더 빠르게 늘어난다. 웨이퍼를 한 장 더 돌리는 것과 그 결과물을 패키징할 자리를 한 칸 더 만드는 것은 같은 일이 아니다.

데이터 근거

전공정 생산 능력은 계속 늘고 있다

TSMC의 N2 공정은 2025년 4분기에 예정대로 양산에 들어갔다.⁶ 설계 목표는 N3E 대비 동일 전력에서 성능 1015% 향상, 동일 성능에서 전력 2530% 절감이다.⁶ 트랜지스터 밀도는 순수 로직 설계 기준으로 20% 높고, 로직과 아날로그, SRAM이 섞인 설계에서는 15% 높다.⁶ 원문 리포트가 20%만 적었던 자리에 두 값을 모두 남긴다.

물량 확보는 이미 끝난 상태다. N2 생산 능력의 상당 부분이 2026년까지 사실상 완판됐고, 애플과 엔비디아, 퀄컴, AMD가 초기 물량의 큰 몫을 확보한 것으로 전해진다.⁷ 2nm 웨이퍼 단가는 3만 달러를 넘어 4nm의 약 두 배 수준이다.²

그럼에도 전공정 생산 능력 자체는 막힌 적이 없다. 3nm 월 생산 능력은 2025년 4분기에 15만 장에서 18만 장으로 올라갔고, 시장 예상보다 두 분기 앞선 속도로 평가된다.¹ 2nm은 2026년 월 10만 장까지 늘리는 계획이 잡혀 있으며,² 2028년에는 2nm과 3nm 합산 월 생산 능력이 40만 장을 넘어설 전망이다.¹

TSMC의 파운드리 시장 점유율은 직전 분기 70.2%에서 71%로 올랐고, 삼성·SMIC·UMC·GlobalFoundries를 포함한 나머지 아홉 개 업체가 합산 29%를 나눠 갖는다.² 원문 리포트는 이 값을 71~73%로 적었는데, 상한 73%는 접근하지 못한 출처에만 있어 아래쪽 값으로 좁혔다.

같은 기간의 후공정 CoWoS

CoWoS 생산 능력은 2026년 말 월 10만 장을 넘어설 것으로 전망된다.³ 확장은 CoWoS-L을 중심으로 이뤄지고, 수요를 끄는 것은 엔비디아 GPU와 커스텀 ASIC이다.³ 원문 리포트는 2026년 값을 월 10만~12만 장으로 적었으나, 확인 가능한 출처가 뒷받침하는 것은 하한인 10만 장까지다.

문제는 이 증설이 부족분을 지우지 못한다는 데 있다. TrendForce 추정으로 엔비디아 한 곳이 TSMC의 2026년 CoWoS 연간 물량 약 80만~85만 장 가운데 절반이 넘는 몫을 이미 예약했다.¹ 생산 능력이 계속 늘어나는 상황을 반영해도 수급 격차는 약 20% 수준으로 남을 것으로 추정된다.¹ 생산 능력은 완전히 예약된 상태이고, 고객 대기 시간은 최장 1년에 이른다.¹

단위를 맞춰 놓고 보면

이 리포트에서 가장 오해하기 쉬운 대목이라 단위를 따로 떼어 적는다. CoWoS 값 세 개는 기준이 서로 다르다.

월간 값인 12만과 연간 환산 값인 231만을 나란히 읽으면 1년 만에 스무 배 가까이 뛰는 것처럼 보이지만, 그런 증설이 아니다. 231만 장을 12로 나누면 월 19만 2,500장 수준이다. 연간 기준끼리 맞춰 보는 편이 정확한데, 2026년 연간 약 80만85만 장에서 2027년 연간 231만 장이면 대략 2.72.9배다. 이 글에서 231만 장을 쓸 때는 "연간 환산"을 항상 함께 적는다.

수율이 용량을 대체 불가능하게 만든다

생산 능력이 부족하면 다른 공급자에게 넘기면 될 것 같지만, 첨단 패키징에서는 그 경로가 잘 열리지 않는다.

인텔은 패키징 조립 공정에서 90%가 넘는 수율을 확보했다고 밝히고 패키징 비용이 TSMC CoWoS보다 50% 낮다고 강조해 왔다.¹ 그런데 전문가 분석에 따르면 인텔이 말하는 90%는 종합 생산 수율이 아니라 다이 본딩의 성공률이며, 종합 기판 수율은 약 50%에 그친다.¹ 그 결과 실제 비용은 TSMC보다 약 네 배 높다는 계산이 나온다.¹ 같은 기준으로 TSMC의 CoWoS 종합 수율은 96%를 넘는다.¹

OSAT 쪽도 마찬가지다. ASE 같은 업체가 CoWoS에서 넘어온 물량을 일부 흡수하고 있지만, 수율과 규모 확대라는 과제는 계속 안고 있다.³ TSMC는 기판 업체들과 함께 EMIB에 준하는 기술을 개발 중인 것으로 전해지는데,¹ 기술 포트폴리오를 메우려는 움직임이지 지금의 용량 제약을 당장 푸는 수단은 아니다.

정리하면 웨이퍼 용량은 팹과 장비를 늘리면 늘어나고 실제로 늘어나 왔다. 패키징 용량은 늘리는 데 더해 96%대 수율을 재현해야 늘어난다. 이 비대칭이 선단 공정 확대가 패키징 쪽을 먼저 조이는 이유다.

기업별 영향 비교

순위나 총점을 매기지 않는다. 각 기업이 이 구조의 어느 자리에 있고 무엇에 걸려 있는지를 네 개 사실 차원으로 나란히 둔다. 확인하지 못한 항목은 비워 두지 않고 확인하지 못했다고 적는다.

표를 가로로 읽으면 같은 "첨단 패키징 관련 기업"이라도 걸려 있는 지점이 다르다는 것이 보인다. TSMC는 자기 생산 능력에, ASE와 Amkor는 TSMC에서 넘어오는 물량에, 삼성전자는 고객 확보에 걸려 있다. UMC와 GlobalFoundries는 애초에 이 구간에 들어와 있지 않다.

가격 쪽 움직임도 같은 구조에서 나온다. 해외 팹 건설·생산 비용 상승을 반영해 TSMC의 5nm 이하 공정 단가가 2026년부터 약 5~10% 오를 것으로 시장 조사기관들이 추정한다.² 원문 리포트는 이를 TSMC가 확정한 방침처럼 적었으나, 출처는 추정으로 서술하고 있어 그대로 되돌렸다.

반대 근거와 변화 조건

이 글은 "선단 공정보다 첨단 패키징이 먼저 막힌다"는 관찰 위에 서 있다. 아래가 확인되면 그 관찰이 틀린 것이 된다.

• CoWoS 수급 격차가 20% 아래로 내려가고 고객 대기 시간이 1년보다 뚜렷하게 짧아지는 경우. 지금 이 분석의 근거는 "증설을 해도 부족분이 유지된다"는 추정이다. 분기 단위로 대기 시간이 줄어드는 것이 확인되면 병목의 위치가 바뀐 것이다.
• 엔비디아 외 고객으로 CoWoS 예약이 흩어지는 경우. 지금의 제약은 물리적 용량만이 아니라 한 고객의 선점에서도 나온다. 예약이 분산되면 같은 용량에서도 대기 줄이 짧아진다.
• OSAT이나 인텔의 종합 패키징 수율이 90% 중반대에 근접했다는 값이 공개되는 경우. "옮겨도 늘지 않는다"는 전제가 여기서 깨진다. 특히 인텔의 종합 기판 수율 50%가 개선됐다는 수치가 나오면 비용 4배라는 격차도 함께 무너진다.
• 설계가 패키징을 덜 쓰는 방향으로 옮겨가는 경우. 대면적 모놀리식 다이나 웨이퍼 레벨 통합처럼 인터포저 면적 수요를 줄이는 구조가 자리 잡으면, 가속기를 늘려도 패키징 수요가 같은 비율로 늘지 않는다.
• 전공정이 먼저 막히는 경우. 노광 장비 반입 지연이나 2nm 수율 정체로 웨이퍼 쪽이 먼저 한계에 닿으면 이 글이 말한 순서가 뒤집힌다.
• 2027년 231만 장(연간 환산)이 오류로 밝혀지는 경우. 이 값은 접근하지 못한 출처 하나에만 걸려 있다. 값이 달라지면 2027년 증설 폭에 관한 서술을 다시 써야 한다.

Calix의 관찰

이 리포트에서 가장 쓸모 있는 부분은 기업 목록이 아니라 두 생산 능력이 세어지는 단위가 다르다는 사실이다.

"파운드리 캡파"라는 말 하나로 묶어 버리면 3nm 월 18만 장과 CoWoS 월 10만 장이 같은 종류의 숫자로 읽힌다. 실제로는 앞의 것이 재료를 만드는 속도이고 뒤의 것이 그 재료를 완제품으로 묶는 속도다. 재료가 아무리 빨리 나와도 묶는 속도를 넘어설 수는 없다. 선단 공정 확대 뉴스와 AI 가속기 출하 전망 사이에 이 구간이 끼어 있다는 것을 알면, 어느 분기 실적이 어느 제약에 걸린 것인지 구분해서 읽을 수 있다.

조심할 점은 이것이 영구적 우위가 아니라 지금 시점의 순서라는 것이다. 패키징 용량은 결국 늘어난다. 부족률 20%라는 값 자체가 증설을 이미 반영한 추정이고, 늘어나는 속도보다 수요가 빨라서 남는 격차다. 수요 증가가 꺾이거나 설계 구조가 바뀌면 이 순서는 뒤집힌다. 특정 기업이 이 병목 덕분에 구조적 우위를 갖는다고 읽으면 곤란하다.

한 가지 더. 이 글에서 확인한 숫자와 확인하지 못한 숫자의 비율이 그 자체로 정보다. 전공정과 CoWoS의 용량·수율·부족률처럼 이 분석의 뼈대를 이루는 값은 접근 가능한 출처에서 그대로 확인됐다. 반면 장비 점유율이나 개별 기업 실적처럼 순위를 매길 때 쓰이던 값일수록 출처가 없거나 닫혀 있었다.

출처·한계·이해관계

한계

• CoWoS 생산 능력의 2025년 값(월 약 67,500장)과 2027년 값(연간 환산 231만 장), 그리고 순수 파운드리 점유율의 상한 73%는 [^93]·[^92] 한 갈래 출처에 근거한다. 2026-08-23 검토 시점에 이 출처가 HTTP 403으로 차단되어 개별 수치를 재확인하지 못했다. 원문 값을 그대로 유지했으며 교차 검증된 수치가 아니다. 점유율은 확인된 71%를 본문 기준으로 삼았다.
• CoWoS 2026년 생산 능력은 출처마다 다르다. 이 글이 채택한 월 10만 장은 확인된 값이고, 원문 리포트의 상한 12만 장은 확인되지 않았다. 같은 항목을 TrendForce 추정은 더 높게 잡는다. 기준(연말 도달치인지 연평균인지)이 출처마다 명시되지 않아 단순 비교가 어렵다.
• BE Semiconductor의 하이브리드 본딩 장비 점유율 80% 이상, 수주 잔고 급증, 특허 포트폴리오에 관한 서술에는 이 리포트가 처음부터 출처를 달지 않았다. 재확인 대상이 아니라 대조할 근거 자체가 없는 값이다. 지어낸 대체값을 넣지 않고 값과 함께 이 사실을 남긴다.
• Amkor의 2026년 2분기 및 2025년 연간 실적, 투자 계획, HDFO 고객사 수는 회사 IR 자료가 근거인데 네 건 모두 HTTP 403으로 열리지 않았다. 1차 자료라 값은 유지했으나 재확인하지 못했다.
• 인텔의 18A 월 3만 장 생산과 14A 일정(2028년 리스크 생산, 2029년 양산)은 출처 페이지가 봇 차단으로 본문을 보여 주지 않았다. 2026년 2분기 외부 고객 파운드리 매출 $293M도 근거 출처가 403이어서 확인하지 못했다.
• 삼성전자의 2nm 월 생산 능력 8,000장과 21,000장은 둘 다 목표·전망치이지 실제 가동 실적이 아니다. 두 값 사이의 163% 증가는 출처가 같은 표현으로 적고 있고 산술도 맞지만, 목표끼리의 비교라는 점을 감안해서 읽어야 한다. 1nm급 High-NA EUV 도입 시점이 2030년이라는 대목은 해당 출처 본문이 발췌만 공개되어 확인하지 못했다.
• ASE의 2025년 9월 매출 전년 동기 대비 9% 증가는 출처 본문에서 해당 문장을 찾지 못했다. 2025년 3분기 매출 약 50억 달러는 확인됐으나, 출처가 환율 가정($1=NT$29.2)에 따른 추정치임을 밝히고 있다.
• UMC와 GlobalFoundries의 공정·고객 서술에는 원문에 출처가 없어 정성 서술만 남기고 수치는 싣지 않았다.

이 개정에서 덜어낸 것

원문에는 8개 종목을 100점 만점으로 채점한 순위표, 밸류에이션 상태 라벨, 국내 상장 ETF 선택 안내, 종목별 배분 비율을 담은 포트폴리오 장이 있었다. 채점 기준에 근거가 없고 나머지는 이 사이트가 제공하지 않는 성격의 내용이라 모두 덜어냈다. 자세한 내역은 docs/editorial-reviews/2026-08-18-foundry-advanced-packaging.md에 남겼다.

이해관계

이 사이트 운영자는 여기서 다룬 종목 일부를 보유하고 있다. 리포트 상단의 이해관계 고지를 참고하기 바란다. 이 글은 특정 금융상품의 매수·매도를 권유하지 않으며 개인별 투자자문을 제공하지 않는다.

Footnotes

1. Advanced Packaging Battleground: TSMC CoWoS Yield and Intel 18A — BigGo / Financial Times / TrendForce. https://finance.biggo.com/news/359479d5-e669-4ebe-8812-a1b107e3e8b4 ↩ ↩² ↩³ ↩⁴ ↩⁵ ↩⁶ ↩⁷ ↩⁸ ↩⁹ ↩¹⁰ ↩¹¹ ↩¹² ↩¹³ ↩¹⁴ ↩¹⁵ ↩¹⁶ ↩¹⁷ ↩¹⁸ ↩¹⁹ ↩²⁰ ↩²¹ ↩²² ↩²³

2. Global Wafer Foundry Market Share & Price Storm — 36Kr. https://eu.36kr.com/en/p/3617863779501317 ↩ ↩² ↩³ ↩⁴ ↩⁵ ↩⁶ ↩⁷ ↩⁸

3. TSMC Strengthening Foundry 2.0 Leadership Amid Strong AI and Packaging Demand — Counterpoint Research. https://counterpointresearch.com/en/insights/TSMC_strengthening_foundry_leadership_amid_strong_AI_and_packaging_demand ↩ ↩² ↩³ ↩⁴ ↩⁵ ↩⁶ ↩⁷ ↩⁸ ↩⁹ ↩¹⁰ ↩¹¹ ↩¹²

4. Global Foundry Industry Enters Foundry 2.0 Era — Counterpoint Research. https://counterpointresearch.com/en/insights/TSMC_strengthening_foundry_leadership_amid_strong_AI_and_packaging_demand ↩

5. Global 2nm Supply Crunch: TSMC Leads as Intel 18A, Samsung, and Rapidus — Design-Reuse / SemiWiki. https://www.design-reuse.com/news/202530190-global-2nm-supply-crunch-tsmc-leads-as-intel-18a-samsung-and-rapidus/ ↩ ↩²

6. TSMC Official Webpage 2nm Mass Production Statement — 36Kr. https://eu.36kr.com/en/p/3617863779501317 ↩ ↩² ↩³

7. Global 2nm Supply Crunch and Sold Out Capacity — Design-Reuse. https://www.design-reuse.com/news/202530190-global-2nm-supply-crunch-tsmc-leads-as-intel-18a-samsung-and-rapidus/ ↩

8. Amkor Capital Expenditures and Arizona Expansion Outlook — Trefis. https://www.trefis.com/data/companies/AMKR ↩ ↩²

9. Amkor Technology Analysis & Financial Outlook — Shinhan Securities / Einfomax. https://rreport.einfomax.co.kr/report/eqqqzckgxgckzligcgxczcg.pdf ↩ ↩²

10. Intel vs TSMC: How CoWoS Constraints Could Benefit Intel Foundry — I/O Fund. https://beth-kindig.medium.com/intel-vs-tsmc-how-cowos-constraints-could-benefit-intel-foundry-61960dd1c315 ↩

11. Intel Solves 18A Yield Issues, Production Reaches 30,000 Wafers Per Month — TechPowerUp / BlueFin Research. https://www.techpowerup.com/350487/intel-solves-18a-yield-issues-production-reaches-30-000-wafers-per-month ↩